先端パッケージング入門 — チップレットと2.5D/3D実装（CoWoS等）がAIの鍵 | kabu
微細化の限界と「後工程の進化」
半導体の進歩は長く、トランジスタを微細化する前工程（ウェハ製造）が牽引してきました。しかし微細化はコストと物理の壁にぶつかり、世代ごとの伸びは鈍化しています。そこで重みを増したのが後工程＝パッケージングです。チップそのものを縮めるのではなく、複数のチップを「どう繋ぎ、どう積むか」で全体性能を引き上げる発想です。
- 前工程：シリコン上にトランジスタを作り込む（微細化の主戦場）
- 後工程：完成したチップを切り出し、配線・接続・封止して「使える部品」にする
チップレットとは — 大きな1チップを小片に分割する
チップレットとは、本来1枚の大きなチップ（モノリシック）として作るものを、機能ごとに小さな複数のダイ（小片）に分割し、後でパッケージ上で繋ぎ合わせる設計手法です。なぜ分割するのか。利点は主に3つあります。
- 歩留まり：チップは面積が大きいほど欠陥に当たる確率が上がり、不良が増えます。小片に分ければ1つの欠陥で捨てる範囲が小さく、良品率が上がります。これは粗利率に直接効きます。
- コスト：最先端プロセスが必要なのは演算コア部分だけ。I/Oやアナログは枯れた安いプロセスで別ダイにし、適材適所で作り分けられます。
- 混載：異なるプロセス・異なる役割のダイを1つのパッケージに同居（混載）できます。CPU＋GPU＋メモリ制御などを柔軟に組み合わせられます。
2.5Dと3D — 並べるか、積むか
分割したダイをどう統合するか。大きく2.5Dと3Dがあります。
- 2.5D：複数のダイをインターポーザと呼ぶ土台（多くはシリコン製の中継基板）の上に横に並置し、その中で超高密度配線で繋ぐ方式。代表例がGPUとHBMを近接させて並べる構成です。配線距離が短いほど帯域は上がり消費電力は下がるため、AI向けで主流になりました。
- 3D：ダイを垂直に積層し、上下を貫通配線で直結する方式。距離を物理的に最短化でき、面積も節約できます。HBM自体がDRAMを積み重ねた3D構造の代表で、ロジックの上にキャッシュを積む応用も広がっています。
CoWoS等のプラットフォーム概念
2.5D実装の代表的な呼び名がCoWoS（Chip on Wafer on Substrate）です。名前のとおり、チップをウェハ（インターポーザ）の上に載せ、それをさらに基板の上に載せる三層構造を指します。重要なのは、CoWoSが特定の製造プラットフォームの呼称であり、AIアクセラレータの量産能力そのものがこの後工程キャパシティに律速される点です。前工程のウェハが余っていても、CoWoSラインが詰まればGPUは出荷できません。
- 各社が独自名で似た技術を展開（ファウンドリ・OSAT＝後工程専業・装置メーカーがそれぞれ呼称を持つ）
- 増産はインターポーザ供給と装置の据付に時間がかかり、需給ギャップが長期化しやすい
なぜAIで決定的なのか — HBMとロジックの高帯域接続
AIの学習・推論では、演算そのものよりメモリとの間でデータをどれだけ速く往復できるか（メモリ帯域）が性能を縛ります。巨大なモデルの重みを毎サイクル読み書きするため、帯域が足りないと演算器が遊んでしまいます。そこでHBM（積層DRAM）をGPUロジックのすぐ隣に並置し、太い配線で結びます。これを成立させるのが2.5Dパッケージングです。
- HBMをロジックに近づける → 配線が短く太くなる → 帯域が上がり消費電力が下がる
- 基板に長く引き回す従来実装では、AIが要求する帯域に届かない
インターポーザとTSV — 縁の下の配線技術
2.5D/3Dを物理的に支えるのがインターポーザとTSVです。
- インターポーザ：ダイ同士を繋ぐ中継基板。多くはシリコン製で、表面に超高密度の配線を作り込み、隣り合うダイを短距離で結びます。大面積化が難しく、ここが供給制約になりがちです。
- TSV（Through-Silicon Via＝シリコン貫通電極）：チップやインターポーザを垂直に貫く配線。3D積層で上下のダイを直結したり、インターポーザの表裏を繋いだりするのに使います。微細な穴を開けて金属を埋める高度な工程です。
誰が作るのか — 装置・OSATとカスタムASIC
先端パッケージングのバリューチェーンは前工程と一部重なりつつ、独自の顔ぶれを持ちます。
- 装置：堆積・エッチング・成膜・接合などの工程に半導体製造装置が使われます。AMAT（アプライド・マテリアルズ）などは先端パッケージング向け装置を成長領域と位置づけています。後工程の設備投資拡大は装置各社の追い風です。
- ファウンドリ／OSAT：実際の2.5D/3D実装は、ファウンドリと後工程専業（OSAT）が担います。CoWoSのようなプラットフォームは少数の供給者に集中しがちです。
接続を担うレイヤー — パッケージの内外を繋ぐ
チップを近接させても、その先（チップ間・サーバー間）の接続が遅ければ全体は速くなりません。パッケージング技術は「点」を作り、それを「線」で結ぶ役割を別レイヤーが担います。
- パッケージ外への高速I/O：信号を遠くまで劣化させずに送る技術。ALAB（アステラ・ラボ）はサーバー内の高速接続（コネクティビティ）を手掛けます。
- SerDes・光接続：CRDO（クレド）はアクティブ電気ケーブルやSerDes IPで、チップ間・ラック間の帯域を支えます。
投資の文脈 — 数字でどう確かめるか
テーマの大きさと個社の実態は別物です。数字に落として確かめる習慣が役立ちます。
- 成長：売上高の伸びと、複数年のCAGRで持続性を確認。単年の急増は需給の山かもしれません。
- 収益性：歩留まり改善やミックス次第で粗利率・営業利益率がどう動くか。装置・後工程は設備投資が重く、ここに差が出ます。
- 投資先行度：R&D比率と設備投資の水準。先端パッケージングは増産に時間と資本を要します。
- キャッシュ：FCFが伴うか。受注好調でも前払い投資でキャッシュが細ることがあります。
- 評価：PER・PSRと時価総額でテーマ期待がどこまで織り込まれているか。TTMベースで足元を捉えます。