2nm・3nm・5nmの違いとは？半導体の「ナノメートル」はもう物理寸法ではない — 世代ごとの違いと関連銘柄

一覧表：世代ごとの違い

時期は各社の公表・報道ベースの目安。

「nm」はいつから寸法でなくなったか

かつての「90nm」「65nm」はトランジスタのゲート長をほぼ表していました。しかし 2010 年代に FinFET（フィン状の立体構造）が導入されたあたりから、実寸と世代名の対応は崩れ、各社が「前世代より密度が上がった」ことを示すマーケティング上の名前として使うようになりました。たとえば「3nm」のチップにゲート長 3nm の部品はありません。世代を横並びで比べるなら、1mm² あたりのトランジスタ数（密度）や、同じ回路を作ったときの性能・電力で見るのが実態に近い方法です。

構造の変化：FinFET → GAA → 裏面電源

• FinFET（7〜3nm）：電流の通り道を立体的なフィンにして、3面からゲートで制御する構造。
• GAA（Gate-All-Around・ナノシート）（2nm〜）：通り道を薄いシート状にして4面すべてをゲートで囲む。漏れ電流が減り、電力効率が上がる。Samsung が3nmで先行導入、TSMC は N2 で移行、Intel は 18A の RibbonFET で採用。
• 裏面電源供給（Backside Power）：電源の配線をウェハーの裏側に回し、表面を信号配線に使う。Intel 18A の PowerVia、TSMC A16 で採用予定。

先端ノードの「縮まないもの」

論理回路は世代ごとに小さくなりますが、SRAM（キャッシュ）はほぼ縮まなくなりました。TSMC の 3nm 世代では SRAM のセル面積が 5nm 世代とほぼ同じと報告されています。チップ面積に占めるキャッシュの割合が上がるため、キャッシュを別チップにして積むチップレット／先端パッケージングへの流れが強まっています。「微細化だけでは性能が伸びない」ことが、パッケージング関連株がテーマ化した背景です。

投資家の視点：世代交代で誰が動くか

• 作れる会社が絞られる：2nm 世代を量産できるのは TSMC・Samsung・Intel の3社に限られます。米国上場では Intel（INTC） が自社製造＋受託（ファウンドリ）で挑んでおり、18A の歩留まりと外部顧客の獲得が焦点です。
• 装置は工程が増えるほど有利：GAA と裏面電源で成膜・エッチング・検査の工程数が増えるため、Applied Materials（AMAT）・Lam Research（LRCX）・KLA（KLAC） は「世代交代＝装置需要」の構図です（EUV 装置の ASML はオランダ企業で対象外）。
• 使う側：最先端を最初に使うのは Apple（AAPL）・NVIDIA（NVDA）・AMD（AMD） などで、ウェハー価格の上昇（3nm 以降は1枚2万ドル超との報道）がコスト要因になります。