HBM4とHBM3Eの違いとは？帯域・構造・ベースダイの変化と関連銘柄（Micron・製造装置）をわかりやすく解説
一覧表：HBM3EとHBM4の違い
| 項目 | HBM3E | HBM4 |
|---|---|---|
| インターフェース幅 | 1024 bit | 2048 bit（倍増） |
| ピンあたり速度 | 約 9.6 Gb/s | JEDEC 標準 8 Gb/s（各社品は 11 Gb/s 超も） |
| 1スタックの帯域 | 約 1.2 TB/s | 約 2.0〜2.8 TB/s 超 |
| 積層数 | 8〜12段 | 12〜16段 |
| ベースダイ（最下層） | DRAM プロセス | ロジック（ファウンドリ）プロセス |
| 主な採用 GPU | NVIDIA Blackwell 世代など | NVIDIA Rubin 世代など（2026年〜） |
| 量産開始 | 2024年 | 2026年前半 |
数値は JEDEC 規格と各社公表値の範囲。製品・世代によって異なります。
最大の違い①：インターフェース幅が2倍
HBM は DRAM を縦に積み、GPU の隣に置いて広い「道路」でデータを流す仕組みです（DRAMとHBMの違い）。HBM3E までは1スタックあたり 1024 本の信号線でしたが、HBM4 では 2048 本に倍増しました。1本あたりの速度を上げ続けるより、本数を増やしたほうが消費電力あたりの帯域を稼げるためです。結果として1スタックの帯域は約 1.2 TB/s から 2 TB/s 超へ伸び、GPU 1個あたりでは 10 TB/s 級に達します。
最大の違い②：ベースダイがロジック化する
HBM の最下層「ベースダイ」は、上に積んだ DRAM と GPU の間で信号を捌く役割です。HBM3E まではメモリメーカーが DRAM プロセスで作っていましたが、HBM4 ではロジック半導体のプロセス（ファウンドリ製）に置き換わります。これにより制御回路や一部の演算をベースダイに載せられるようになり、HBM が「規格品」から顧客ごとにカスタムできるプラットフォームへ近づきます。投資の文脈では、メモリメーカーだけで完結していた HBM の製造にファウンドリ（TSMC 等）が関与するようになる、という構造変化です。
供給の構図：作れるのは3社
HBM を量産できるのは SK hynix・Samsung（いずれも韓国）・Micron の3社で、HBM4 も同じ顔ぶれです。報道ベースでは2026年分の供給は主要顧客にほぼ売り切れており、価格交渉力はメモリ側に傾いています。ただし シクリカルな業界でもあり、各社が積層工程に巨額の設備投資を続けていることは、需要が一巡したときの下振れ要因にもなります（メモリ市況のサイクル）。
投資家の視点：直接・間接の関連銘柄
- メモリ：米国上場では Micron（MU） が唯一の HBM メーカー。HBM の売上比率と利益率が業績の焦点で、判定ページで PER・PSR の過去レンジと照らせます。
- 製造装置：積層に必要な TSV（シリコン貫通電極）の穴あけ・成膜を担う Lam Research（LRCX）・Applied Materials（AMAT）、検査の KLA（KLAC）。積層数が増えるほど工程が増えます。
- テスト：積層後の不良は高コストのため、テスト需要が増えます（Teradyne（TER） など）。
- GPU 側：NVIDIA（NVDA） の Rubin 世代が HBM4 の最大の需要先です。
その次：HBM4Eと「カスタムHBM」
HBM4 の後継 HBM4E では、ベースダイのカスタム化がさらに進み、顧客（GPU メーカーやハイパースケーラー）ごとに仕様の異なる HBM が主流になるとみられています。汎用の DRAM から「顧客専用の部品」に近づくほど、メモリ市況の波から独立しやすくなる可能性がある一方、特定顧客への依存度は上がります。AIメモリ（HBM）の2026年展望もあわせてどうぞ。